บทความวิจัยพ.ศ. 2562Asic design of low power-delay product carry pre-computation based multiplier พ.ศ. 2562 ติดต่อนักวิจัยแชร์ บันทึกเข้าสู่ระบบเพื่อบันทึกคำสำคัญVedic multiplierBinary MultiplicationMultiplier ArchitectureCarry pre computationOperand decompositionงานวิจัยในหัวข้อใกล้เคียงDesign of modified booth based multiplier with carry pre-computation พ.ศ. 2562Power-Effective Vedic-Hierarchical Multiplier Universiti Sains Malaysia พ.ศ. 2563A novel approach of multiplier design based on BCD decoder พ.ศ. 2562Fixed-width multiplier circuits using column bypassing and decompositon logic techniques พ.ศ. 2558Design and implementation of low power multiplier using proposed two phase clocked adiabatic static CMOS logic circuit พ.ศ. 2561