บทความวิจัยพ.ศ. 2561A 2x2 bit multiplier using hybrid 13T full adder with Vedic mathematics method Universiti Tun Hussein Onn Malaysia พ.ศ. 2561 ติดต่อนักวิจัยแชร์ บันทึกเข้าสู่ระบบเพื่อบันทึกคำสำคัญLow powerMultiplierHigh speedPass transistorHybrid full adderงานวิจัยในหัวข้อใกล้เคียงPower-Effective Vedic-Hierarchical Multiplier Universiti Sains Malaysia พ.ศ. 2563Design of modified booth based multiplier with carry pre-computation พ.ศ. 2562Asic design of low power-delay product carry pre-computation based multiplier พ.ศ. 2562High performance 8-bit approximate multiplier using novel 4:2 approximate compressors for fast image processing พ.ศ. 2561