บทความวิจัยพ.ศ. 2562Design of modified booth based multiplier with carry pre-computation พ.ศ. 2562 ติดต่อนักวิจัยแชร์ บันทึกเข้าสู่ระบบเพื่อบันทึกคำสำคัญVedic multiplierBinary MultiplicationMultiplier ArchitectureCarry Pre-ComputationModified Booth Multiplierงานวิจัยในหัวข้อใกล้เคียงAsic design of low power-delay product carry pre-computation based multiplier พ.ศ. 2562Design of Compact Modified Radix-4 8-Bit Booth Multiplier พ.ศ. 2563Booth Algorithm with Implementation of UART Module using FPGA พ.ศ. 2563A novel approach of multiplier design based on BCD decoder พ.ศ. 2562Power-Effective Vedic-Hierarchical Multiplier Universiti Sains Malaysia พ.ศ. 2563