บทความวิจัยพ.ศ. 2563Power-Effective Vedic-Hierarchical Multiplier Universiti Sains Malaysia พ.ศ. 2563 ติดต่อนักวิจัยแชร์ บันทึกเข้าสู่ระบบเพื่อบันทึกคำสำคัญFPGAVedic MathematicsBinary-toExcess-one ConverterCarry Select AdderHierarchical multiplierLow power dissipationงานวิจัยในหัวข้อใกล้เคียงAsic design of low power-delay product carry pre-computation based multiplier พ.ศ. 2562Reversible logic in pipelined low power vedic multiplier พ.ศ. 2562A 2x2 bit multiplier using hybrid 13T full adder with Vedic mathematics method Universiti Tun Hussein Onn Malaysia พ.ศ. 2561Resource efficient single precision floating point multiplier using karatsuba algorithm พ.ศ. 2561Design of modified booth based multiplier with carry pre-computation พ.ศ. 2562