บทความวิจัยพ.ศ. 2559Delay comparison for 16x16 vedic multiplier using RCA and CLA พ.ศ. 2559 ติดต่อนักวิจัยแชร์ บันทึกเข้าสู่ระบบเพื่อบันทึกคำสำคัญVedic multiplierVerilogCarry look ahead adderRipple carry adderงานวิจัยในหัวข้อใกล้เคียงAsic design of low power-delay product carry pre-computation based multiplier พ.ศ. 2562Design of modified booth based multiplier with carry pre-computation พ.ศ. 2562A 2x2 bit multiplier using hybrid 13T full adder with Vedic mathematics method Universiti Tun Hussein Onn Malaysia พ.ศ. 2561Power-Effective Vedic-Hierarchical Multiplier Universiti Sains Malaysia พ.ศ. 2563