บทความวิจัยพ.ศ. 2562Reversible logic in pipelined low power vedic multiplier พ.ศ. 2562 ติดต่อนักวิจัยแชร์ บันทึกเข้าสู่ระบบเพื่อบันทึกคำสำคัญFPGALow powerVedic multiplierPipeliningReversible logic gateToffoli gateงานวิจัยในหัวข้อใกล้เคียงPower-Effective Vedic-Hierarchical Multiplier Universiti Sains Malaysia พ.ศ. 2563Design and implementation of low power multiplier using proposed two phase clocked adiabatic static CMOS logic circuit พ.ศ. 2561Implementation and analysis of reversible logic based arithmetic logic unit พ.ศ. 2559FPGA based design and validation of asymmetrical reduced switch multilevel inverter พ.ศ. 2559