บทความวิจัยพ.ศ. 2557Design of a low latency asynchronous adder using early completion detection พ.ศ. 2557 ติดต่อนักวิจัย แชร์ บันทึกคำสำคัญCompletion detectionParallel prefix adderงานวิจัยในหัวข้อใกล้เคียงA Novel Strategy for Formal Verification of Asynchronous Circuit Design in PAiD tool พ.ศ. 2558On the impact of timer resolution in the efficiency optimization of synchronous buck converters พ.ศ. 2558Cooperative and fresher encounter algorithm for reducing delay in MANETD พ.ศ. 2562Asic design of low power-delay product carry pre-computation based multiplier พ.ศ. 2562A modified-hopped single delay approach for UWB TR receiver using the modified Hadamard matrix พ.ศ. 2559On-chip generation of functional tests with reduced delay and power พ.ศ. 2560Performance analysis of preemptive based uniprocessor scheduling พ.ศ. 2559Identification and control of object with time-delay link พ.ศ. 2560เทคนิคการเข้าจังหวะการเขียนแบบใหม่สำหรับระบบ BPMRปิยะ โควินท์ทวีวัฒน์ มหาวิทยาลัยราชภัฏนครปฐม พ.ศ. 2556Reduced-order observer for real-time implementation speed sensorless control of induction using RT-LAB software พ.ศ. 2562