บทความวิจัยพ.ศ. 2559Implementation of Taguchi method for lower drain induced barrier lowering in Vertical Double Gate NMOS device พ.ศ. 2559 ติดต่อนักวิจัย แชร์ บันทึกคำสำคัญTaguchi methodANOVASNRDIBLงานวิจัยในหัวข้อใกล้เคียงControl factors optimization on threshold voltage and leakage current in 22 nm NMOS transistor using Taguchi method พ.ศ. 2560An explicit drain current model in subthreshold regime for graded channel schottky barrier gate all around MOSFET to improve analog/RF performance พ.ศ. 2561Impact of Strain on Fully Depleted Strained Gate Stack Double Gate MOSFET: A Simulation Study พ.ศ. 2558Optimal design of junctionless double gate vertical MOSFET using hybrid Taguchi-GRA with ANN prediction พ.ศ. 2562Threshold voltage roll-off by structural parameters for sub-10 nm asymmetric double gate MOSFET พ.ศ. 2561Threshold voltage roll-off for sub-10 nm asymmetric double gate MOSFET พ.ศ. 2562Performance analysis of ultrathin junctionless double gate vertical MOSFETs พ.ศ. 2562Optimization of process parameter variations on leakage current in SOI vertical double gate MOSFET device พ.ศ. 2559Geometric and process design of ultra-thin junctionless double gate vertical MOSFETs พ.ศ. 2562The impact of tunneling on the subthreshold swing in Sub-20 nm asymmetric double gate MOSFETs พ.ศ. 2559