บทความวิจัยพ.ศ. 2562Timing violation reduction in the fpga prototyped design using failed path fixes and time borrowing techniques พ.ศ. 2562 ติดต่อนักวิจัยแชร์ บันทึกเข้าสู่ระบบเพื่อบันทึกคำสำคัญFPGAFailed path fixes on latchesFPGA prototyped designGated clock conversionTime borrowingTiming violationงานวิจัยในหัวข้อใกล้เคียงManual clock distribution technique in partitioning stage for multi-fpga prototyping พ.ศ. 2562Effect of process parameter variation on ft in conventional and junctionless gate-all-around devices พ.ศ. 2558Effect of clock gating in conditional pulse enhancement flip-flop for low power applications พ.ศ. 2562Remote global alignment error for cycle time improvement of pad inductor layer พ.ศ. 2561