บทความวิจัยพ.ศ. 2563Performance Investigation of Binary Counter with Different Clock Gating Networks พ.ศ. 2563 ติดต่อนักวิจัยแชร์ บันทึกเข้าสู่ระบบเพื่อบันทึกคำสำคัญFPGADelayPower dissipationLayoutVerilog HDLPDPBinary CounterClock Gating Network (CGN)Operating FrequencySlack Timeงานวิจัยในหัวข้อใกล้เคียงPERFORMANCE ANALYSIS OF POWER GATING TECHNIQUES IN 4-BIT SISO SHIFT REGISTER CIRCUITS พ.ศ. 2560Performance evaluation of counter circuit for reversible ALU using QCA and verilog HDL พ.ศ. 2562FPGA-based digital baseband transmission system performance tester research and design พ.ศ. 2560Manual clock distribution technique in partitioning stage for multi-fpga prototyping พ.ศ. 2562Effect of clock gating in conditional pulse enhancement flip-flop for low power applications พ.ศ. 2562