บทความวิจัยพ.ศ. 2562Power efficient design of semi-dynamic master-slave single-edge-triggered flip-flop พ.ศ. 2562 ติดต่อนักวิจัยแชร์ บันทึกเข้าสู่ระบบเพื่อบันทึกคำสำคัญLatencyVLSILow power designCritical pathPDPงานวิจัยในหัวข้อใกล้เคียงClock gated single-edge-triggered flip-flop design with improved power for low data activity applications พ.ศ. 2557IMPROVED SPEED LOW POWER AND LOW VOLTAGE SRAM DESIGN FOR LDPC APPLICATION CIRCUITS พ.ศ. 2561Design of conditional pulse enhancement flip-flop embedded with clock gating and signal feed-through mechanism พ.ศ. 2562High Performance Low Power Dual Edge Triggered Static D Flip-Flop พ.ศ. 2556