บทความวิจัยพ.ศ. 2556High Performance Low Power Dual Edge Triggered Static D Flip-Flop พ.ศ. 2556 ติดต่อนักวิจัยแชร์ บันทึกเข้าสู่ระบบเพื่อบันทึกคำสำคัญLow powerHigh speedFlip flopDual Edge TriggeredStatic D Flip Flopงานวิจัยในหัวข้อใกล้เคียงClock gated single-edge-triggered flip-flop design with improved power for low data activity applications พ.ศ. 2557Power efficient design of semi-dynamic master-slave single-edge-triggered flip-flop พ.ศ. 2562Design of conditional pulse enhancement flip-flop embedded with clock gating and signal feed-through mechanism พ.ศ. 2562Effect of clock gating in conditional pulse enhancement flip-flop for low power applications พ.ศ. 2562