บทความวิจัยพ.ศ. 2557Clock gated single-edge-triggered flip-flop design with improved power for low data activity applications พ.ศ. 2557 ติดต่อนักวิจัยแชร์ บันทึกเข้าสู่ระบบเพื่อบันทึกคำสำคัญLow powerVLSITransition probabilityCMOS digital integrated circuitsEdge triggeredStorage elementงานวิจัยในหัวข้อใกล้เคียงDesign of conditional pulse enhancement flip-flop embedded with clock gating and signal feed-through mechanism พ.ศ. 2562Power efficient design of semi-dynamic master-slave single-edge-triggered flip-flop พ.ศ. 2562Effect of clock gating in conditional pulse enhancement flip-flop for low power applications พ.ศ. 2562CMOS Technology for Increasing Efficiency of Clock Gating Techniques Using Tri-State Buffer Universiti Putra Malaysia พ.ศ. 2560