บทความวิจัยพ.ศ. 2559VLSI architecture for configurable and low-complexity design of hard-decision Viterbi decoding algorithm พ.ศ. 2559 ติดต่อนักวิจัยแชร์ บันทึกเข้าสู่ระบบเพื่อบันทึกคำสำคัญVLSI architectureConditional adapterConfigurable and low-complexity designHard-decision viterbiOptimized processing elementงานวิจัยในหัวข้อใกล้เคียงDesign of viterbi decoder for underwater marine receivers using multi-threshold null convention logic (MTNCL) พ.ศ. 2560VHDL design and FPGA implementation of a high data rate turbo decoder based on majority logic codes พ.ศ. 2560Architecture design for a multi-sensor information fusion processor พ.ศ. 2562On-chip debugging for microprocessor design พ.ศ. 2563