บทความวิจัยพ.ศ. 2560VHDL design and FPGA implementation of a high data rate turbo decoder based on majority logic codes พ.ศ. 2560 ติดต่อนักวิจัยแชร์ บันทึกเข้าสู่ระบบเพื่อบันทึกคำสำคัญFPGA implementationError correcting codesInterleaverML-DSC codesTurbo decodingVHDL languageงานวิจัยในหัวข้อใกล้เคียงBinary LDPC codes decoding algorithm based on MRF and FPGA implementation พ.ศ. 2559Non-binary LDPC decoder design over rayleigh channel for FPGA implementation พ.ศ. 2559Development design of fault-tolerant soft-core based on error correction code in FPGA พ.ศ. 2560Design and implementation of single bit error correction linear block code system based on FPGA พ.ศ. 2562A strategically accurate and optimised FPGA architecture for performance gain in turbo decoders in deep space network พ.ศ. 2562